草草影院ccyy国产日本欧美-少妇aaa级久久久无码精品片-97精品伊人久久久大香线蕉-成熟人妻换xxxx

1．元器件布局

在元器件的布局方面，應該把彼此有關的元件盡量放得接近一些，例如，時鐘發(fā)生器、晶振、CPU的時鐘輸入端都易發(fā)生噪聲，在放置的時候應把它們接近些。關于那些易發(fā)生噪聲的器件、小電流電路、大電流電路開關電路等，應盡量使其遠離單片機的邏輯控制電路和存儲電路（ROM、RAM），假如或許的話，能夠?qū)⑦@些電路別的制成電路板，這樣有利于抗干擾，提高電路作業(yè)的可靠性。

2．去耦電容

盡量在要害元件，如ROM、RAM等芯片周圍安裝去耦電容。實際上，PCB板走線、引腳連線和接線等都或許含有較大的電感效應。大的電感或許會在Vcc 走線上引起嚴重的開關噪聲尖峰。避免Vcc走線上開關噪聲尖峰的僅有方法，是在VCC與電源地之間安放一個0.1uF的電子去耦電容。假如PCB板上運用的是表面貼裝元件，能夠用片狀電容直接緊靠著元件，在Vcc引腳上固定。[敏感詞]是運用瓷片電容，這是因為這種電容具有較低的靜電損耗（ESL）和高頻阻抗，別的這種電容溫度和時刻上的介質(zhì)穩(wěn)定性也很不錯。盡量不要運用鉭電容，因為在高頻下它的阻抗較高。

在安放去耦電容時需要留意以下幾點：

（1）在PCB板的電源輸入端跨接100uF左右的電解電容，假如體積答應的話，電容量大一些則更好。

（2）原則上每個集成電路芯片的周圍都需要放置一個0.01uF的瓷片電容，假如電路板的空地太小而放置不下時，能夠每10個芯片左右放置一個1~10的鉭電容。

（3）關于抗干擾才能弱、關斷時電流改變大的元件和RAM、ROM等存儲元件，應該在電源線（Vcc）和地線之間接入去耦電容。

（4）電容的引線不要太長，特別是高頻旁路電容不能帶引線。

3．地線規(guī)劃

在單片機控制體系中，地線的種類有許多，有體系地、屏蔽地、邏輯地、模仿地等，地線是否布局合理，將決定電路板的抗干擾才能。在規(guī)劃地線和接地址的時候，應該考慮以下問題：

（1）邏輯地和模仿地要分開布線，不能合用，將它們各自的地線分別與相應的電源地線相連。在規(guī)劃時，模仿地線應盡量加粗，并且盡量加大引出端的接地面積。一般來講，關于輸入輸出的模仿信號，與單片機電路之間[敏感詞]通過光耦進行隔離。

（2）在規(guī)劃邏輯電路的印制電路版時，其地線應構成閉環(huán)形式，提高電路的抗干擾才能。

（3）地線應盡量的粗。假如地線很細的話，則地線電阻將會較大，形成接地電位隨電流的改變而改變，致使信號電平不穩(wěn)，導致電路的抗干擾才能下降。在布線空間答應的情況下，要保證首要地線的寬度至少在2~3mm以上，元件引腳上的接地線應該在1.5mm左右。

（4）要留意接地址的選擇。當電路板上信號頻率低于1MHz時，因為布線和元件之間的電磁感應影響很小，而接地電路形成的環(huán)流對干擾的影響較大，所以要采用一點接地，使其不形成回路。當PCB板上信號頻率高于10MHz時，因為布線的電感效應明顯，地線阻抗變得很大，此時接地電路形成的環(huán)流就不再是首要的問題了。所以應采用多點接地，盡量下降地線阻抗。